PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-299981

(43) Date of publication of application: 24.10.2000

(51)Int.CI.

H02M 3/28

(21)Application number: 11-106031

(71)Applicant: NEC CORP

(22)Date of filing:

14.04.1999


(72)Inventor: HARADA HISATSUGU

(54) POWER SUPPLY SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a power supply system, capable of realizing a high speed response system improving the response speed to load fluctuation.

SOLUTION: Current detecting circuits 17, 27 detect changes in the output current fluctuation by detecting charging and discharging currents of an output capacitor C1. These outputs are added to the output of the error detection circuits 13, 23 without passing through the error amplifier circuits 13, 23 and then are input to pulse width control circuits 15, 25. Also, the outputs detected by current detection circuits 17, 27 are added to the output from the error detection circuits 23, 13 by adding circuits 18, 28, without going through the error—amplifying circuits 23, 13 within other power supplies in parallel operation and then input to pulse width control circuits 25, 15. In this way, in response to sudden fluctuations in the load circuit 3, there is no delay to the response by the error—amplifying circuits 13, 23, thereby permitting the control of the voltage of the power supply



permitting the control of the voltage of the power supply system and quickening the output voltage control.

LEGAL STATUS

[Date of request for examination]

24.03.2000

[Date of sending the examiner's decision of

13.03.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公閱發导 特開2000-299981

(P2000-299981A)

(43)公開日 平成12年10月24日(2000.10.24)

(51) Int.CL HO2M 3/28 識別配号

FI HO2M 3/28

テーマコート*(参考) H 5H730

W

審査部求 有 商求項の数7 OL (全 9 頁)

(21)出国各号

特朝平[1-10603]

(22)出路日

平成11年4月14日(1999.4.14)

(71) 出順人 000004237

日本俄瓦株式会社

東京都港区芝五丁目7番1号

(72) 発明者 原田 久嗣

京京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代銀人 100088812

介理士 ▲柳▼川 偿


アターム(参考) 59730 AAI6 ASOI BB23 BD82 1604

F001 FD38 FF02 FF11 FC05

(54) 【発明の名称】 銀渡システム

(57)【要約】

【課題】 負荷変動に対する応答速度が改善される高速 応答のシステムを実現可能な電源システムを提供する。 【解決手段】 電流検出回路17,27では出力コンデ ンサC1の充紋電電流を検出することで、出力電流変動 の変化分を検出している。その出力は誤差増幅回路 1 3、23を介さずに誤差検出回路13、23の出力に加 草され、パルス帽制御回路15,25へと入力される。 また。電流検出回路17、27で検出された出力は並列 運転中の他の電源内の誤差増幅回路23、13を介さず に、加草回路18、28で誤差検出回路23、13の出 力に削算され、パルス幅副御回路25、15へと入力さ れる。これによって、負荷回路3の急激な変動に対し、 誤差増幅回路13,23による応答の遅れがなく、電源 システムの電圧を制御することが可能となり、出力電圧 制御が高速化される。



【特許請求の範囲】

【開水項1】 並列運転される複数の電視回路と、各々 前記電源回路の出力電圧と予め設定された基準電圧との 比較を行う誤差増幅回路を含みかつ解記誤差増幅回路の 比較結果に応じて前記電源回路の出力電圧を一定に保つ 複数の電源制御回路とからなる電源システムであって、 自国路に対応する電源国路の出力電流の変動分を検出す る検出手段と、前記検出手段の検出値を前記誤差増幅回 路の比較結果に加算する加算手段とを前記複数の電視制 御団路各々に有することを特徴とする電源システム。 【請求項2】 前記複数の電源回路各々は、定電圧制御 が行われるよう構成したことを特徴とする請求項 1 記載 の電源システム。

【韻水項3】 前記復数の電源回路各々は、一石フォワ ード型の電源であることを特徴とする語来項2記載の電 狐システム。

【請求項4】 解記加算手段は、解記後出手段の後出値 と前記誤差増幅回路の比較結果とを抵抗分圧する複数の 抵抗からなることを特徴とする請求項1から請求項3の いずれか記載の電源システム。

【脚水項5】 前記検出手段の検出値を他回路に通知す る遺知手段を前記役数の電影制御回路基々に含み、

前記加算手段は、前記検出手段の検出値と他回路の前記 通知手段から通知された検出値と前記誤差増幅回路の比 較結果とを加算するよう構成したことを特徴とする請求 項1から請求項4のいずれか記載の電源システム。

【請水項6】 前記検出手段は、前記電源回路の出力電 途の変動分を検出するカレントトランスと、前記カレン トトランスで領出された前記変動分による電圧値を発生 して前記検出値として出力する電流検出抵抗とを含むこ 30 とを特徴とする語求項1から請求項5のいずれか記載の 貫廻システム。

【請求項7】 前記検出手段は、前記電源回路の出力電 途の変動分を領出するカレントトランスと、前記カレン トトランスで領出された前記変動分による電圧値を発生 して前記検出値として出力する電流検出抵抗とを含み、 前記カレントトランスを前記電源回路の出力電流経路上 の出力コンデンサと直列に接続するようにしたことを特 微とする請求項1から請求項5のいずれか記載の電源シ スチム。

【発明の詳細な説明】

[[000]

【発明の属する技術分野】本発明は電源システムに関 し、特にLSI(大規模最積回路)へ電力を供給する電 狐システムにおいて定属圧制御を行っている電源回路の 傾倒回路に関する。

[0002]

【従来の技術】近年、LSIの高速化に伴い、LSIが 動作するために必要な電力供給の変動量が大きく、かつ 力を供給する電源システムも、このLSiの電力応答を 協足させるべく出力の応答特性の高速化が求められてい

【りりり3】しかしながら、現状の電影システムにおい て定電圧制御を行っている電源回路の副御回路は、図5 に示すように、出力常圧Voと予め設定された菩博常圧 (Vre१) 12, 22との比較を行う誤差増幅回路! 3、23と、誤差増幅回路13、23の周波数特性を網 整する位相補償回路11、21と、バルス幅制剤回路1 19 5、25の基準三角液を発生する三角液発掘回路 14. 24と、誤差増幅回路13、23の出力値Vaoと三角 波発振回路!4、24で作られる基準三角波とで電圧-パルス幅変換を行いかつメインスイッチングパルスのパ ルス帽変調を行うパルス帽卸御回路15,25とから枠

【0004】図5に示す電源制御回路4、5において、 負荷回路3での電流が増加することで出力電流Ioが増 加し、出力電圧Voが低下した場合、誤差増幅回路1 3、23では基準電圧12、22との比較によってその 26 出力Vaoが上昇し、バルス幅制御回路15,25へと 入力される。

【0005】パルス幅制御回路15、25では誤差増幅 回路 1 3 、2 3 の出力値V a o の上昇によって、メイン スイッチングパルスのパルス幅を広げる。パルス帽が広 がることによって1次電流11が増削し、メイントラン ス(整流回路)16、26を介して2次電流!2が増加 ずる。これによって、出力電流 Loが増加し、出力電圧 Voは一定に保たれる。

【① 0 0 6 】逆に、出力電圧Voが増加した場合には誤 差増幅回路13、23の出力Vaoが下がり、パルス幅 制御回路15、25へと入力される。バルス幅刷御回路 15. 25によってメインスイッチングパルスのパルス 幅が決められ、出力電圧 Loが減少することから、出力 色圧Voは一定に保たれる。

【りりり7】上記のように、出力の定電圧制御は出力電 圧Voと基準電圧12,22とが等しくなるようにパル ス幅副御され、誤差増幅回路13,23へとフィードバ ックされることで行っている。また、電源制御回路4。 5はフィードバック制御系の安定のため、誤差増幅回路 13.23に位祖禮傅回路11,21が必要となる。 [0008]

【発明が解決しようとする課題】上述した従来の電源制 御回路では、負荷変動時、誤差増幅回路と位相傾偏回路 とによる遅延によって応誓特性が低下するという問題が ある。また、従来の電視調剤回路では、これら電源を復 数台並列運転している時、それぞれの電源と負荷との間 の給電バスやケーブル等のインピーダンスの差異によっ て、吃答特性がばらつくという問題もある。

【①①①8】そとで、本語明の目的は上記の問題点を解 高速になってきている。このことによって、LSIへ第 50 梢し、負荷変勢に対する応答速度が改善される高速応答 のシステムを実現することができる電源システムを提供 ざることにある.

[0010]

【課題を帰決するための手段】本発明による電源システ ムは、並列嵒伝される複数の電源回路と、各ヶ前記電源 国路の出力電圧と予め設定された基準電圧との比較を行 う誤差増幅回路を含みかつ解記誤差増幅回路の比較結果 に応じて前記な原国路の出力電圧を一定に保つ複数の電 額割御回路とからなる電源システムであって、自回路に 対応する電源回路の出力電流の変功分を検出する検出手 19 る。つまり、電流 In 2は、 段と、前記検出手段の検出値を剪記誤登場処回路の比較 枯燥に加算する加算手段とを剪記複数の電源制御回路各 っに衒えている。

【0011】すなわち、本発明の電距副部国路は、各々 定び圧制御が行われている複数台の灯炉回路で並列退転 している電源システムにおいて、出方回途の変動分を検 出する電流検出回路を複数台の電源回路各々に有し、そ の検出結果を並列退転している残りの電源回路に通知 し、通知された電源回路が通知された検出結果他と自回 境は圧との誤差均極結果とを加算して低圧制御を行って いる。これによって、負荷変励に対する応答盗反が改善 される高速応答の電源システムが真視可能となる。

[0012]

【発明の実施の形態】次に、本発明の実施例について図 面を登開して説明する。図1は本発明の一実施例による 電源副御回路の辞戒を示す図である。図1においては、 一石フォワード型の電源における2台の並列遺伝時の電 源時部記載を示している。

【0013】本発明の一突路例による電源制御回路1. 2は、電池検出回路17、27と、加算回路18、28 とを設けた以外は、図5に示す従来の電源制御回路と同 版の様成となっており、岡一樽成晏霖には同一符号を付 している。また、同一構成要素の動作は従来の可疑制御 回路と同様である。

【0014】 電流検出回路17, 27では出力コンチン サClの充放電電流を検出することで、出力電流変励の 変化分を検出している。その出力は誤差増幅回路 13. 23を介さずに誤症検出回路13.23の出力に加算さ れ、バルス処割御国路15、25へと入力される。加え て、超逸検出回路17,27で検出された出力は並列還 転中の他の電源内の誤差均幅回路23、13を介さず に、加草回路18、28で誤差検出回路23、13の出 力に知算され、バルス幅調御国路25、15へと入力さ れる.

【0015】とれによって、負荷回路3の急激な変励に 対し、誤登増幅回路13、23による広答の遅れがな く、電源システムの電圧を調節することが可能となり、 出力電圧刻御が高速化される。

【0016】図2は図1の電液検出回路17.27の枠 56 Vpin=Vct+Vct伯+Vao

成例を示す図である。図2において、電流検出回路! 7. 27はカレントトランス19と電流検出抵抗20と から領戒されている。

【0017】カレントトランス19は出力電流経路上 に、出力コンデンサC 1の入力側と出力側とに同じ巻数 で逆極性になるように、1次巻級が挿入されている。1 次参線n l l とn l 2 とで流れる電流値に差異がある場 台、その差分(Inll-Inl2)にカレントトラン ス19の登敏比Nを最じた母选1π2が2次登録に流れ

 $-in2 = (in11 - in12) \times N$ で發される。

【0018】カレントトランス19の2次側に電流した 2が流れることで、電流検出抵抗20の両線に、その抵 抗値でと電流1m2とを乗じた電圧Vctが発生する。 この収圧Vctは、

 $Vct=in2\times2=(In11-In12)\timesN\times2$ で衰される。とのようにして、出力コンデンサC1の入 出力の差分に比例した電圧Vctが検出される。

路の寛流校出国路にて校出した検出結算と出力寫圧と基 20 【①①19】図3は図1の知算国路18,28の辯成例 を示す図である。図3において、加算回路18、28は 電流検出回路17,27の検出結果と誤差増傾回路1 3、23の出力とを抵抗R1、R2で抵抗分圧すること によって電流競出回路17.27の競出結果と誤登増幅 回路13,23の出力とを加算するよう模成し、その抵 抗分圧値をパルス幅制位回路15.25に入力する。 【10020】とれら図1~図3を容照して本発明の一真 施例による電源評価回路1.2の動作について説明す る。まず、自荷回路3で急液な電流変動が発生した場合 30 の動作について図1を複解して説明する。

> 【1) 021】この場合、負荷の変動ム」が発生した瞬 図、出力電流 Ioが△! 分だけ不足するので、出力コン デンサC 1 から放電電流 1 3 が流れる。この時、出力電 圧Voは出力コンデンサClの内部インピーダンスによ って△V低下する。また、この時、電流検出回路17。 27では出力コンデンサC 1からの放電電流 13に比例 した値Vctが検出される。

> 【0022】一方、誤差増幅回路13.23では出力電 圧Voの低下によって、善連電圧12、22との比較に よって出力Vaoが上昇する。しかしながら、誤登増幅 国路13.23には位相額位国路11.21が接続され ているため、誤登増幅回路13,23の出力Vaoには 遅れしゅが存在することとなる。

【0023】並列運転している別の電響回路でも上記と 同様の回路的作によって発生した "V c 1 他" が検出さ れる。これちの終出結果(VctとVct健とVao) は加算回路18.28によって加算され、その加算結果 Vpinがパルス幅糾御回路15,25へと入力され る。この加算結果Vpinは、

(4)

特闘2000-299981

で表される。

【0024】パルス幅制御回路15、25では上記の加 算結果Vpinに伴ってメインスイッチングパルスのパ ルス幅を広げ、出力電圧ソっか上昇して定電圧に回復す る。この加算結果Vpinには出力電流変動値に比例し た電圧が加えられているために高速に反応するので、電 領国路の応答が改善される。

【0025】また、電流検出回路17.27では放電器 流 I 3が流れたあと、充電電流が流れるために検出値V c tが低下するが、誤差増幅回路 13、23の出力も増 19 加するので、加算結果Vpinが大きく低下することは teus.

【0026】加えて、2台の並列運転中に負荷変勢が発 生した時、電源それぞれと負荷とを接続するバスバーの インピーダンスの相違や、電源内の出力コンデンサの内 部インピーダンスの相違によって、彼出値Vctの検出 時間がそれぞれの電源で異なるが、相手側の検出値Vc t を飼算しているため、負荷変動時に検出値∀ c tの検 出が遅れた電源も高速に反応することができる。

【0027】次に、負荷回路3での電流変動がない定席 25 果がある。 状態における動作について説明する。この場合、電池検 出回路17、27では出力コンデンサC1へのリップル 常流分しか検出されない。このリップル電流分の検出値 は怠敵な負債変勢による電流検出値に比べて充分小さい ためにゼロとみなせるので、動作は従来の電源副画回路 での制御と同じとなる。

【0028】図4は本発明の他の実施側による電流検出 回路の構成例を示す図である。図4において、電流検出 回路はカレントトランス19を出力コンデンサC1と直 列に接続するようにした以外は図2に示す本発明の一裏 30 施例による電流検出回路17、27と同様の構成となっ ており、同一様成要素には同一符号を付してある。

【0029】この電流検出回路の検出方法は本発明の一 真能例による電流検出回路 17、27と同様である。但 し、その検出値Vctは、

 $Vet = in1 \times N \times 2$

であされる。

【0030】とのように、複数台で並列運転をしている 母題システムにおける各電源の出力電流の変動分を検出 し、その検出値Vctを他の並列運転中の電源に通知す 49 18、28 加算回路 る電流検出回路17.27を備え、その検出結果を加算 回路18,28で誤差増幅回路13,23の検出結果と 加算する制御を実施することによって、負荷変動に対す

る広答速度が改善される高速応答の電源システムを真現 **することができる。**

【①①31】尚、上記の説明では並列運転台数を2台と しているが、2台のみに割限されない。また、上記の説 明では一石フォワード型の電源回路を用いて並列通転を 行っている例について述べているが、定常圧制剤を行っ。 ている意識であればその電煙の型式によらず本語明にお ける効果が得られるのは明白である。

[0032]

【発明の効果】以上鏡明したように本発明によれば、並 列道転される複数の電源回路と、各々電源回路の出力電 圧と予め設定された基準電圧との比較を行う誤差増幅回 路を含みかつ誤差増幅回路の比較結果に応じて電源回路 の出力電圧を一定に保つ複数の電源調酬回路とからなる 電源システムにおいて、自国路に対応する電源回路の出 力電流の変動分を検出し、その検出値を他回路に通知す るとともに、徳田値を誤差増収回路の比較結果に加算す るととによって、負荷変動に対する応答速度が改善され る高速応答のシステムを実現することができるという効

【図面の簡単な説明】

【図1】本発明の一支施例による電源制御回路の構成を 示す図である。

【図2】図1の電流検出回路の構成例を示す図である。

【図3】図1の加算回路の構成例を示す図である。

【図4】本発明の他の真餡例による電流検出回路の機成 例を示す図である。

【図5】従来例による電源調御回路の構成を示す図であ **ት**.

【符号の説明】

1. 2 電源副和回路

11.21 位相循項回路

12、22 華準電圧

13.23 誤差增幅回路

14.24 三角波発張回路

15、25 パルス幅制和回路 16.26 メイントランス

17、27 電流検出回路


19 カレントトランス

20 弯流换出抵抗


特闘2000-299981


【図1】

(5)




特闘2000-299981






特闘2000-299981 (7)



(8)

特闘2000-299981

[図5]



【手続福正合】

【提出日】平成12年7月3日(2000.7.3)

【手統補正1】

【補正対象音類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【梯正内容】

【記求項1】 並列運転される彼数の電源回路と、各ヶ 前記電源回路の出力電圧と予め設定された基準電圧との 比較を行う誤差増幅回路を含みかつ前記誤差増幅回路の 比較結果に応じて前記電源回路の出力電圧を一定に保つ (9)

複数の電源制制回路とからなる電源システムであって、 前記度数の電源回路各々の出力電流経路上に設けられた 出力コンデンサと、前記出力コンデンサの充放電電流を 検出することで自回路に対応する電源回路の出力電流の 変動分を検出する検出手段と、前記検出手段の検出値を 前記誤差増展回路の比較結果に加算する加算手段とを前 記憶数の電源副和回路各々に有することを特徴とする電 源システム。

【手続補正2】

【補正対象音類名】明細書

【補正対象項目名】請求項?

【博正方法】変更

【補正内容】

【請求項7】 前記検出手段は、前記電視回路の出力電 流の変動分を検出するカレントトランスと、前記カレントトランスで検出された前記変動分による電圧値を発生 して前記検出値として出力する電流検出抵抗とを含み、 前記カレントトランスを<u>前記出力コンデンサ</u>と直列に接 続するようにしたことを特徴とする請求項1から請求項 5のいずれか記載の電視システム。 【手続稿正3】 【補正対象書類名】明細書 【補正対象項目名】0010 【補正方法】変更 【補正内容】 【0010】

【課題を解決するための手段】を発明による電際システムは、並列運転される複数の電視回路と、各々前記電視回路の出力電圧と予め設定された基準電圧との比較を行う誤差増幅回路を含みかつ前記誤差増幅回路の比較結果に応じて前記電器回路の出力電圧を一定に保つ複数の電源回路とからなる電源システムであって、解記複数の電源回路各々の出力電流経路上に設けられた出力コンデンサと、前記出力コンデンサの充放電電流を検出することで自回路に対応する電源回路の出力電流の変動分を検出する検出手段と、前記検出手段の検出値を前記誤差増幅回路の比較結果に加算する加算手段とを前記複数の電源制御回路各々に備えている。